Home | Legals | Sitemap | KIT

Einsatz von Mustererkennungsverfahren zur Optimierung von Chip-Testplänen

Einsatz von Mustererkennungsverfahren zur Optimierung von Chip-Testplänen
Author:Maxim Feinleb
1st Advisor:Prof. Dr. A. Waibel
2nd Advisor:Dr. I. Rogina
University:

KIT

Date:July 4, 2005
Links:Einsatz von Mustererkennungsverfahren zur Optimierung von Chip-Testplänen