Home | Legals | Sitemap | KIT

Anwendung statistischer und dynamischer Verfahren zur Fehlermustererkennung und sicheren Reduktion von Chip- Testplänen

Anwendung statistischer und dynamischer Verfahren zur Fehlermustererkennung und sicheren Reduktion von Chip- Testplänen
Author:Maxim Feinleb
1st Advisor:Prof. Dr. A. Waibel
2nd Advisor:Prof. Dr. R. Dillmann
3rd Advisor:

F. Kraft

University:

KIT

Date:September 28, 2006
Links:Anwendung statistischer und dynamischer Verfahren zur Fehlermustererkennung und sicheren Reduktion von Chip- Testplänen